LVS 验证：版图与原理图比对

LVS 简介

LVS（Layout vs Schematic）是验证版图与原理图一致性的关键步骤。

基本流程

1. 提取网表

# 使用 Calibre 提取网表
calibre -lvs design.sp

2. 比对规则

# LVS 规则文件
LVS RULE FILE {
  ERRFILE = design.lvs.err
  REPORT = design.lvs.rpt
}

3. 运行 LVS

# ICC2 中运行 LVS
verify_lvs -engine calibre design

常见 LVS 错误

1. 器件数量不匹配

原因：

• 缺少器件
• 多了器件
• 器件参数不一致

2. 互联网络不匹配

原因：

• 短路
• 开路
• 器件连接错误

3. 层次不匹配

# 检查层次映射
verify_lvs -check_hierarchy

调试技巧

使用 RVE

# 启动 LVS RVE
calibre -rve -lvs design.lvs

生成差异报告

# 生成详细报告
verify_lvs -verbose -report design.lvs

总结

LVS 是 tape-out 前必须通过的验证：

1. 确保版图与设计一致
2. 尽早发现连接错误
3. 使用 RVE 高效调试