关于 VeriFlow

平台介绍

VeriFlow 是一个专注于数字后端设计流程的知识分享平台，致力于为数字 IC 设计工程师提供高质量的技术文档、代码示例和实战经验。

内容方向

• 物理设计：Floorplan、Place、CTS、Route 等核心流程
• 时序分析：STA 基础、时序优化、多角分析等
• 版图验证：DRC、LVS、ERC 等验证技术
• 脚本工具：TCL、Python、Perl 等自动化脚本

技术栈

本站点使用以下技术构建：

• Next.js 14 (App Router)
• Tailwind CSS
• Shiki 代码高亮
• Markdown 内容管理
• Vercel 部署

贡献指南

如果您有技术文章想要分享，欢迎通过以下方式联系我们：

• 提交 GitHub Issue
• 发送 Pull Request
• 联系邮箱：Da.Chen@verisilicon.com

声明

本站点的所有内容仅供学习参考，不构成任何商业建议。技术文档中的代码示例可能需要根据实际项目需求进行调整。